# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-196469

(43)Date of publication of application: 14.07.2000

51)Int.Cl.

H03M 13/23 H03M 13/00

H04N 7/30

?1)Application number: 10-374503

(71)Applicant:

**NEC CORP** 

!2)Date of filing:

28.12.1998


(72)Inventor:

**TODOROKI TOSHIYA** 

#### **i4) DATA ERROR CORRECTION SYSTEM**

ROBLEM TO BE SOLVED: To enhance quality of a line by repetitively executing data ror correction processing and sufficiently correcting a bit error caused in the ansmission line.

OLUTION: The title system is provided with a Viterbi decoder 13 that decodes data oded as designated from a buffer 12 on the basis of the Viterbi algorithm and a block ecoder 14 that starts decoding data by a block coding length from the Viterbi decoder 3, and executes error correction when the error correction is possible. When the error prrection is disabled, a control circuit 15 controls execution of re-decoding by the iterbi decoder 13 so that the decoding by the decoder 14 is executed for data of the ock code length whose error correction is disabled.



### **GAL STATUS**

)ate of request for examination]

18.03.1999

)ate of sending the examiner's decision of rejection]

find of final disposal of application other than the examiner's scision of rejection or application converted registration]

)ate of final disposal for application]

'atent number]

3239870

)ate of registration]

12.10.2001

lumber of appeal against examiner's decision of rejection]

)ate of requesting appeal against examiner's decision of

iection

)ate of extinction of right]

[0027]

[Effect of the Invention]

- 5. As described above, the data error correction system according to the present invention comprises: a buffer that receives data encoded by the block encoder and the convolutional encoder; a Viterbi decoder that receives designated data from the buffer and decodes the data according to the Viterbi algorithm; and a block decoder 10 that starts decoding when receiving a block code length of data from the Viterbi decoder, corrects an error when it is correctable, and finally outputs resultant data. error is uncorrectable, the control circuit is designed to 15 control re-decoding of the Viterbi decoder so that the block decoder can decode the block code length of data to which error correction could not have been made, based on an error detection signal output from the block decoder. Therefore, the reliability of decoded data obtained by the 20 Viterbi decoder is determined, and the error correction of data as this determination result can be performed in an iterative manner, thereby sufficiently ensure correction of bit errors occurring in a transmission line, resulting in improved line quality.
- [Fig. 1] A block diagram of a data error correction system according to an embodiment of the present invention.

  [Fig. 2] A block diagram of an error correction encoder for explaining the present invention.
- [Fig. 3] A block diagram of a Viterbi decoder in Fig. 1. [Fig. 4] A schematic diagram of a convolutional encoder for explaining the present invention.

- [Fig. 5] An explanatory diagram of data series in each block of Fig. 2.
- [Fig. 6] An explanatory diagram of trellis expression for the convolutional encoder in Fig. 4.
- 5 [Fig. 7] An explanatory diagram of the configuration of an ACS circuit in Fig. 3.
  - [Fig. 8] An explanatory diagram of trellis expression for traceback processing in the present invention.
  - [Fig. 9] An explanatory diagram of 3-bit soft decision
- 10 data in the present invention.

[Explanation of Reference Numerals]

- 12 Buffer
- 13 Viterbi decoder
- 14 Block decoder
- 15 15 Control circuit
  - 32 Block encoder
  - 33 Convolutional encoder
  - 41 Branch metric register
  - 42 Add-Compare-Select circuit (ACS circuit)
- 20 43 Path metric register
  - 44 Maximum-likelihood state-number order detector
  - 45 Path memory
  - 46 Traceback circuit
  - 47 Decoding control circuit

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-196469 (P2000 - 196469A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int.Cl.7		識別記号	FΙ			テーマコード( <del>参考</del> )
H03M	13/23		H03M	13/12		5 C O 5 9
	13/00			13/00		5 J O 6 5
H04N	7/30		H04N	7/133	Α	


		審査請求 有 請求項の数4 OL (全 8 頁)
(21)出願番号	特顧平10-374503	(71)出顧人 000004237 日本電気株式会社
(22)出顧日	平成10年12月28日(1998.12.28)	東京都港区芝五丁目7番1号
		(72)発明者 森 俊哉 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 100108578
		弁理士 髙橋 韶男 (外3名)
		F ターム(参考) 50059 KK00 RF02 RF05 RF07 SS24
		TA76 TC22 TC41 TD11 TD17
		UA02 UA05 UA32
		5J065 AA01 AB01 AC02 AD10 AE06
		AFO2 AHO2 AHO5 AHO6 AHO9
		AH15

#### (54)【発明の名称】 データ誤り訂正システム

# (57)【要約】

【課題】 データの誤り訂正処理を繰り返し実行可能に して、伝送路で生じたビット誤りを十分に訂正可能に し、回線品質を向上する。

【解決手段】 バッファ12からの指定の符号化された データをビタビアルゴリズムにもとづいて復号するビタ ビ復号器13と、ビタビ復号器13からのブロック符号 長分のデータの復号を開始し、誤り訂正が可能な場合に 誤り訂正を実行するプロック復号器14とを設けて、誤 り訂正が不可能な場合には、制御回路15に、誤り訂正 が不可能となったブロック符号長分のデータのブロック 復号器14による復号を実行可能とするように、ビタビ 復号器13による再復号化の実行を制御させる。



(2

#### 【特許請求の範囲】

【請求項1】 ブロック符号器および畳み込み符号器で符号化されたデータを受信するバッファと、

1

該バッファから出力される指定のデータを受けて、これ をビタビアルゴリズムに従って復号するビタビ復号器 と、

該ビタビ復号器からブロック符号長分のデータを受ける と復号を開始し、誤り訂正が可能な場合に誤り訂正を実 行して、結果を出力するブロック復号器と、

前記誤り訂正が不可能な場合に、前記ブロック復号器が 10 出力する誤り検出信号にもとづいて、誤り訂正が不可能 となったブロック符号長分のデータの前記ブロック復号 器による復号を実行させるように、前記ビタビ復号器に よる再復号化の実行を制御する制御回路とを備えたこと を特徴とするデータ誤り訂正システム。

【請求項2】 再度の前記誤り訂正が不可能な場合に、誤り訂正が可能になるまで、前記誤り検出信号によるビタビ復号器およびブロック復号器による復号を繰り返し実行させることを特徴とする請求項1に記載のデータ誤り訂正システム。

【請求項3】 前記バッファに入力されるデータが、軟 判定表現されたビットデータであることを特徴とする請求項1に記載のデータ誤り訂正システム。

【請求項4】 前記ビタビ復号器が、

前記バッファから出力されるシンボル毎のデータを受信 した時に、送信可能な各々のシンボルが送信されたとし た場合の確からしさを求めるブランチメトリック生成器 と、

生き残りパスの累積メトリックが格納されているパスメ トリックレジスタと、

該パスメトリックレジスタの出力と前記ブランチメトリック生成器の出力とを、シンボル時刻毎にトレリス線図に従って加算,比較,選択し、比較して選択したn状態のパスメトリック値とn状態の選択情報とを出力する加算比較選択回路と、

該加算比較選択回路の出力であるn状態のパスメトリックの値の中から最大のパスメトリックを持つ状態番号を 求める最尤パス状態番号順序検出器と、

前記シンボル時刻毎に前記加算比較選択回路の出力であるn状態の選択情報をメモリに格納するパスメモリと、符号化されたデータが k ビット毎に区切られ、各 k ビットに u ビットの冗長ビットが付加された場合において、

(u+k)シンボル時刻毎に、最尤パス状態番号順序検出器の出力の状態番号から所定シンボル時刻分パスメモリを過去に向かってたどっていき、最後に到着したビットから(u+k)ビットを復号データとして出力するトレースバック回路と、

前記制御回路からの制御信号を受けて、再復号化を実行 させる復号化制御回路とを有することを特徴とする請求 項1に記載のデータ誤り訂正システム。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、圧縮された画像 データなどのデータを送信する衛星通信や深宇宙通信の 分野において、データを誤り訂正符号化し、伝送路で生 じたビット誤りをできるだけ訂正して、伝送路の回線品 質を向上させるデータ誤り訂正システムに関する。

.2

## [0002]

【従来の技術】デジタル伝送におけるデータの誤り訂正法として、ビタビ復号法(G. D. Forney. Jr., "The Viterbialgorithm" Proceeding of IEEE, vol. 6 1. pp268-278. Mar. 1973)がある。また、誤り訂正能力を向上させるために、畳み込み符号に、別な符号を組合わせる連接符号が、G. D. Forney. Jr. によって提案されている。さらに、いろいろな分野で使用されているのが、ブロック符号器とリードソロモン符号器とを組み合わせて得られるリードソロモン符号と畳み込み符号による連接符号がある。一方、符号化されたデータの復号は、ビタビアルゴリズムにもとづいて行われ、さらに復号を行った、ビタビ復号データにリードソロモン復号を実行している。

#### [0003]

【発明が解決しようとする課題】しかしながら、かかる 従来のデータの誤り訂正法にあっては、ビタビ復号器と リードソロモン復号器がそれぞれ独自に誤り訂正を実行 しているので、各々の復号器毎の訂正能力しか期待でき ず、十分な誤り訂正効果および伝送路の回線品質の向上 を図ることができないという課題があった。

【0004】この発明は前記課題を解決するものであり、データの誤り訂正処理を繰り返し実行可能にして、 伝送路で生じたビット誤りを十分に訂正し、回線品質を 向上できるデータ誤り訂正システムを得ることを目的と する。

# [0005]

【課題を解決するための手段】前記課題を解決するため、請求項1の発明にかかるデータ誤り訂正システムは、ブロック符号器および畳み込み符号器で符号化されたデータを受信するバッファと、該バッファからの指定のデータを受けて、これをビタビアルゴリズムに従って復号するビタビ復号器と、該ビタビ復号器からブロック符号長分のデータを受けると復号を開始し、誤り訂正が可能な場合に誤り訂正を実行して、結果を出力するがロック復号器とを設けて、前記誤り訂正が不可能となったブロック復号器が出力する誤り検出信号にもどづいて、誤り訂正が不可能となったブロック符号長分のデータの前記ブロック復号器による復号を実行可能とするように、前記ビタビ復号器による再復号化の実行を制御させるようにしたものである。

50 【0006】また、請求項2の発明にかかるデータ誤り

訂正システムは、再度の前記誤り訂正が不可能な場合 に、誤り訂正が可能になるまで、前記誤り検出信号によるビタビ復号器およびブロック復号器による復号を繰り 返し実行させるようにしたものである。

【0007】また、請求項3の発明にかかるデータ誤り 訂正システムは、前記バッファに入力されるデータを、 軟判定表現されたビットデータとしたものである。

【0008】また、請求項4の発明にかかるデータ誤り 訂正システムは、前記ビタビ復号器を、前記バッファか ら出力されるシンボル毎のデータを受信した時に、送信 10 可能な各々のシンボルが送信されたとした場合の確から しさを求めるプランチメトリック生成器と、生き残りパ スの累積メトリックが格納されているパスメトリックレ ジスタと、該パスメトリックレジスタの出力と前記ブラ ンチメトリック生成器の出力とを、シンボル時刻毎にト レリス線図に従って加算、比較、選択し、比較して選択 したn状態のパスメトリック値とn状態の選択情報とを 出力する加算比較選択回路と、該加算比較選択回路の出 力であるn状態のパスメトリックの値の中から最大のパ スメトリックを持つ状態番号を求める最尤パス状態番号 順序検出器と、前記シンボル時刻毎に前記加算比較選択 回路の出力であるn状態の選択情報をメモリに格納する パスメモリと、符号化されたデータがkビット毎に区切 られ、各kビットにuビットの冗長ビットが付加された 場合において、(u+k)シンボル時刻毎に、最尤パス 状態番号順序検出器の出力の状態番号から所定シンボル 時刻分パスメモリを過去に向かってたどっていき、最後 に到着したビットから(u+k)ビットを復号データと して出力するトレースバック回路と、前記制御回路から の制御信号を受けて、再復号化を実行させる復号化制御 回路から構成したものである。

#### [0009]

【発明の実施の形態】以下、この発明の実施の一形態を図について説明する。図1はこの発明のデータ誤り訂正システムを示し、同図において、10,11は受信Pデータおよび受信Qデータをそれぞれ入力する入力端子、12は受信Pデータおよび受信Qデータ、すなわち伝送路にてビット誤りが生じている畳み込み符号器の出力を入力するバッファ、13はバッファ12から出力される指定の受信Pデータ、受信Qデータを入力として、これもをビタビアルゴリズムにもとづいて復号するビタビ復号器、14はビタビ復号器13のブロック符号長分の復号データを入力として復号を行うブロック復号器、17はブロック復号器14からの復号データを外部へ出力するバッファである。

【0010】また、15はブロック復号器14から誤り 訂正が不可能と判断されたときに出力される誤り検出信 号を受取り、ビタビ復号器13に再復号を予め設定した 回数まで繰り返し実施するような制御信号Rを送出する とともに、バッファ12に指定の受信Pデータ、受信Q50 データをビタビ復号器13に出力するように、制御信号 Sを送出する制御回路である。また、前記ビタビ復号器13は図3に示すように構成されている。同図において、41はバッファ12から出力されるシンボル毎のデータを受信した時に、送信可能な各々のシンボルが送信されたとした場合の確からしさを求めるブランチメトリック生成器、43は生き残りパスの累積メトッリクがスメトリックレジスタ、42はシンボル時刻毎にブランチメトリックレジスタ、42はシンボルトリックレジスタ43の出力とを、トレリス線図に従って加算(Add)、比較(Compare)、選択(Select)し、比較して選択したn状態のパスメトリック値とn状態の選択情報とを出力する加算比較選択回路(以下、ACS回路という)である。

【0011】さらに、図3において、44はACS回路42の出力n状態のパスメトリック値の中から最大のパスメトリックを持つ状態番号を求める最尤パス状態番号順序検出器、45はシンボル時刻毎にACS回路42の出力n状態の選択情報をメモリに格納するパスメモリ、46は(u+k)シンボル時刻毎に、最尤パス状態番号順序検出器44の出力の状態番号からgシンボル時刻、パスメモリ45を過去に向かってたどっていき、最後に到達したビットから(u+k)ビットを復号データとして出力するトレースバック回路、47は図1に示す制御回路15からの制御信号Rを受取ると、再復号化を実行する再復号化制御回路である。

【0012】次に動作を説明する。ここでは、わかりやすくするために、図2に示すブロック符号器32はデータをkビット毎に区切り、各々のkビットにuビットの冗長ビットを付加する符号器で、畳み込み符号器33は符号化率R=1/2,拘束長K=3の場合について考える。まず、送信側の誤り訂正符号器について説明する。この送信側では、まず、図2に示すように、入力端子31介して、データが、ブロック符号器32へ入力される

【0013】ブロック符号器32では、図5に示すように、最初のi1, i2, ・・・ikのkビットにc1, c2, ・・・・cuのuビットの冗長ビットを付加し、次のik+1, ik+2, ・・・・, i2kのkビットにcu+1, cu+2, ・・・・c2uのuビットの冗長ビットが付加されるような符号化を行う。

【0014】次に、このようなブロック符号器32の出力は、3段のシフトレジスタと排他的論理和ゲートで構成される畳み込み符号器33では、ブロック符号器32の出力が、図4に示すような入力端子54からシンボル時刻毎にシフトレジスタ50に入り、シフトレジスタ50の指定された各段の出力が排他的論理和ゲート51、52で論理処理され、出力端子55、56から、P1、P2・・・のPデータ、Q1、Q2、・・・の

Qデータとして出力される。畳み込み符号器33の出力 であるPデータ、Qデータは伝送され、誤り訂正復号器 の入力端子10,11を介してバッファ12に入力され る。なお、この際、Pデータ、Qデータは伝送路で生じ た雑音によりどのように変わっているかを、ビタビ復号 器13に伝えるために軟判定表現されている。図9に は、"0","1"に対して、3ビットで軟判定表現し たものを示している。

【0015】次に、ビタビ復号器13の動作について説 明する。図6は、前記畳み込み符号器33をトレリス表 10 現した図である。左側の {0,0}, {0,1},

{1,0}, {1,1}は、その畳み込み符号器33の シフトレジスタ50の初段、第二段の{a, b}の中味 を示したものである。 {0,0}, {0,1}, {1, 0 } , {1, 1} の右側にある矢印の横の値が、(a× 2+b)を計算した値で、今後、この値を状態番号と呼 ぶ。図6を簡単に説明すると、状態番号0の時、畳み込 み符号器33に次に入力されるデータが"0"の場合 は、状態番号Oに遷移し、Pデータ、Qデータ出力値" 00" (状態番号0から状態番号0へ遷移する矢印の上 20 に示した値)を出力し、入力されるデータが"1"の場 合は、状態番号1に遷移し、Pデータ、Qデータ出力 値"11"を出力する。他の状態番号においても、畳み 込み符号器33に入力されるデータに応じて、遷移先が 決まり、その時のPデータ、Qデータの出力値が遷移す る矢印の上に書かれている。ビタビ復号器は、このトレ リス表現された図に従って復号処理を行っている。

【0016】すなわち、前記制御回路15からの制御信 号Sにより、バッファ12から受信軟判定Pデータ、Q データがビタビ復号器13に入力されると、ブランチメ トリック生成器41は、軟判定データP1, 軟判定デー タQ1に対して、その時の送信データの組(P,Q)が (0, 0), (1, 0), (0, 1), (1, 1)  $\vec{v}$ ったとした場合の確からしさ、すなわちブランチメトリ ックを各々算出する。軟判定データ P 1, 軟判定データ Q1に対して、送信データの組が(0,0)の時のブラ ンチメトリックを λ0、送信データの組が(1,0)の 時のブランチメトリックをλ1、送信データの組が

(0,1)の時のブランチメトリックを λ 2 、送信デー タの組が(1, 1)の時のブランチメトリックをλ3と

【0017】ブランチメトリック生成器41はこのλ 0, λ1, λ2, λ3をACS回路42に出力する。こ のとき、図7に示すように、m0時刻の各状態番号のパ スメトリック値を $\Gamma$ O(mO),  $\Gamma$ 1(mO),  $\Gamma$ 2 (m0), Γ3 (m0) とする。パスメトリックレジス タ43はこのΓ0 (m0), Γ1 (m0), Γ2 (m 0), Γ3 (m0) をACS回路42に出力する。AC S回路42は、図7に示すトレリス表現にもとづいて、 演算を実行する。すなわち、m1時刻に状態番号0に合 50

流している遷移は、状態番号0と状態番号2からのもの である。状態番号0からの遷移のときの畳み込み符号器 からの出力データは"00"なので、そのときのブラン チメトリックはλ0、状態番号2からの遷移のときの畳 み込み符号器からの出力データは"11"なので、その ときのブランチメトリックはん3となり、m0時刻の状 態番号0と状態番号2のパスメトリック値は、Γ0 (m 0), Γ2 (m0) なので、各々、Γ0 (m0) +λ 0, Γ2 (m0) + λ3の演算を行い、大きい方をm1 時刻の状態番号0のパスメトリック値Γ0 (m1) とし て、パスメトリックレジスタ43に格納する。

6

【0018】同時に、選択された方の枝値(図7で実線 で示した方が選ばれると"0"、破線で示した方が選ば れると"1")を、m1時刻の状態番号0の枝値S0 (m1) として、パスメモリ 45 に格納する。以下、m 1時刻のパスメトリック値 $\Gamma$ 1 (m1),  $\Gamma$ 2 (m 1), Γ3 (m1), 枝値S1 (m1), S2 (m 1), S3 (m1) を同様にして求め、各々、パスメト リックレジスタ43,パスメモリ45に格納する。パス メモリ45は、mg時刻分の枝値情報が格納できるメモ リ容量を持つものとする。また、ACS回路42は求め たm1時刻のパスメトリック値 $\Gamma0$ (m1), $\Gamma1$ (m1), Γ2 (m1), Γ3 (m1) をパスメトリックレ ジスタ6に出力すると同時に、最尤パス状態番号順序検 出器44にも出力する。これで、m1時刻の一連の処理 が終了する(以後、ACS処理と呼ぶ)。次の軟判定デ ータP2, Q2データが入力されると、上記で説明した ACS処理を繰り返し実行する。mg時刻での処理が終 わると、制御回路47は、次の命令をを与える。

30 【0019】最尤パス状態番号順序検出器44は、再復 号化でなく最初のときは、最尤パスメトリック値 ΓO (mg),  $\Gamma 1$  (mg),  $\Gamma 2$  (mg),  $\Gamma 3$  (mg)の中から最大のパスメトリック値を持つ状態番号をトレ ースバック回路46に出力する。もし、同じ最大パスメ トリック値をもつ状態番号があれば、状態番号が若い番 号を選ぶことにする。mg時刻の最大パスメトリック値 をもつ状態番号を"2"とすると、トレースバック回路 46は、mg時刻で、図8の実線で示す最大パスメトリ ックをもつ状態番号2に連なるパスを、パスメモリ45 の内容を読み出してさかのぼっていく。

【0020】また、トレースバック回路46は、状態番 号2に合流するパスが状態番号1および状態番号3のど ちらであるかを、パスメモリ45から、m (g-1) 時 刻の状態番号2に格納されているデータを読み出し、状 態番号1からであることを知る。以下、同様の操作を繰 り返し、mO時刻までパスをさかのぼり、最後にパスメ モリ45より読み出したデータから(k+m)個分のデ ータ (m1時刻からm (k+m) 時刻のデータ) を復号 データとして出力する(以後トレースバック処理と呼 ぶ)。

7 .

【0021】さらに、パスメモリ45は、ACS処理時の書き込み、トレースバック処理時の読み出しを同時に行えるものとする。パスメモリ45は、リング構造になっていて、(g+f)時刻分のメモリ容量になっているので、ACS処理によって必要なデータに上書きされることはない。このあと、g時刻分のACS処理を実行する毎に、トレースバック処理を行い復号データを出力する。ビタビ復号器13からの復号データ(m+u)ビットは、ブロック復号器14に送出される。

【0022】ブロック復号器14は、ビタビ復号器13からの復号データ(m+u)ビットに対して復号を開始し、誤り訂正が実行できれば、画像データ情報のkビットのみをバッファ17に出力する。もし、誤り訂正不可能であれば、誤り検出信号を制御回路15に送出する。制御回路15は誤り検出信号を受取ると、再復号実行のため、制御信号Rをビタビ復号器13内の制御回路47に送出する。

【0023】制御回路47は、制御信号Rを受取ると、

最北パス状態番号順序検出器44に、次に大きなパスメ トリック値を持つ状態番号をトレースバック回路46に 出力させる。もし、同じ最大パスメトリック値をもつも のがあれば、前回のつぎに状態番号が若い番号を選ぶ。 mg時刻に最大パスメトリック値をもつ状態番号"2" の次に大きなパスメトリック値をもつ状態番号が"0" とすると、トレースバック回路46は、mg時刻で、図 8の点線で示す状態番号2に連なるパスを、パスメモリ 45の内容を読み出してさかのぼっていく。トレースバ ック回路46は、状態番号0に合流するパスが状態番号 0および状態番号2のどちらであるかを、パスメモリ4 5からm (g-1) 時刻の状態番号0に格納されている データを読み出し、状態番号0からであることを知る。 【0024】以下、同様の操作を繰り返し、m0時刻ま でパスをさかのぼり、最後にパスメモリ45より読み出 したデータから (k+m) 個分のデータ (m1時刻から m(k+m)時刻のデータ)を復号データとして出力す る。ブロック復号器14は、再度ビタビ復号器13から の復号データ(m+u)ビットを受取り、復号を開始す る。この時、誤り訂正が実行できれば、データ情報のk ビットのみをバッファ17に出力する。もし、再び、誤 り訂正不可能であれば、誤り検出信号を制御回路15に 送出し、誤り訂正が実行できるまで、または、状態番号 の数だけ上述の操作を繰り返す。状態番号の数実行して も訂正不可能であれば、最初にトレースバック処理で得 られた(k+u)ビットをバッファ17に出力する。

【0025】ここで、制御回路15は、制御信号1をバッファ12に送り、バッファ12は順々に受信軟判定Pデータ、Qデータをビタビ復号器13に出力する。ビタビ復号器13は、次の(k+u)ビットを復号し、この(k+u)ビットの確からしさを同様に調べていき、結果をバッファ17に出力する。バッファ17は、出力端 50

子18を介して復号された画像データを出力する。ここで、バッファ12とバッファ17が存在するのは、伝送路で生じるビット誤りの度合いによる復号処理の変動を吸収するためのものである。

【0026】なお、前記実施の形態では、ビタビ復号器 13のトレースバック処理を(k+u)ビット毎に実行 した場合を示したが、(k+u)ビットより小さい単位 でトレースバック処理を実行するようにしてもよい。こ のようにすることで、ブロック復号器14が誤り検出信 号を送出した際の繰り返し復号で、(k+u)ビットの どの箇所が誤っているかがより明確になり誤り訂正能力 の向上につながる。また、ブロック復号器14の誤り訂 正ビットを制限することにより (例えば、4ビット誤り まで訂正可能な誤り訂正符号用いた場合、3ビット誤り まで訂正し、4ビットの誤りの場合誤り検出信号を出 す)、疑わしい(k+u)ビットを明確にすることで、 繰り返し復号で訂正することができる。さらに、ブロッ ク符号器に誤り訂正符号を用いず、1ビットのパリティ ビットを付加するだけの誤り検出符号を用いることで回 路規模の低減を図ることができる。

# [0027]

【発明の効果】以上のように、この発明によれば、プロ ック符号器および畳み込み符号器で符号化されたデータ を受信するバッファと、該バッファからの指定のデータ を受けて、これをビタビアルゴリズムに従って復号する ビタビ復号器と、該ビタビ復号器からプロック符号長分 のデータを受けると復号を開始し、誤り訂正が可能な場 合に誤り訂正を実行して、結果を出力するブロック復号 器とを設けて、前記誤り訂正が不可能な場合には、制御 回路に、前記ブロック復号器が出力する誤り検出信号に もとづいて、誤り訂正が不可能となったブロック符号長 分のデータの前記ブロック復号器による復号を実行可能 とするように、前記ビタビ復号器による再復号化の実行 を制御させるように構成したので、ビタビ復号器で得た 復号データの信頼性を判定し、この判定結果であるデー タの誤り訂正処理を繰り返し実行可能にして、伝送路で 生じたビット誤りを十分に訂正可能にし、これにより回 線品質を向上できるという効果が得られる。

# 【図面の簡単な説明】

【図1】 この発明の実施の一形態によるデータ誤り訂 正システムを示すブロック図である。

【図2】 この発明を説明する誤り訂正符号器を示すプロック図である。

【図3】 図1におけるビタビ復号器を示すブロック図である。

【図4】 この発明を説明する畳み込み符号器を示す概念図である。

【図5】 図2のブロック各部におけるデータ系列を示す説明図である。

【図6】 図4における畳み込み符号器のトレリス表現

10

9

を示す説明図である。

【図7】 図3のACS回路の構成を説明する図であ る。

この発明におけるトレースバック処理のトレ 【図8】 リス表現を示す説明図である。

【図9】 この発明における3ビット軟判定データを示 , す説明図である。

# 【符号の説明】


- 12 バッファ
- 13 ビタビ復号器
- 14 プロック復号器

\* 15 制御回路

- 3 2 ブロック符号器
- 3 3 畳み込み符号器
- 4 1 プランチメトリックレジスタ
- 42 加算比較選択回路 (ACS回路)
- パスメトリックレジスタ 43
- 44 最尤状態番号順序検出器
- 45 パスメモリ
- 46 トレースバック回路
- 47 復号化制御回路 10


【図1】

【図9】





	軟料	定デー	9
	1	1	1
1	1	1	0
1	1	0	1
	1	0	0
	0	1	1
0	0	1	0
0	0	0	1
	0	0	0


[図2]




【図3】







【図7】



【図8】

